#### ⑫ 公 開 特 許 公 報 (A) 平1-258471

Int. Cl. 4

識別記号

庁内整理番号

④公開 平成1年(1989)10月16日

H 01 L 29/78

3 0 1

P-8422-5F

審査請求 未請求 請求項の数 2 (全4頁)

60発明の名称

MOS型半導体装置の製造方法

②特 顧 昭63-86899

29出 願 昭63(1988)4月8日

個発 明 者 岸本

幹 夫

大阪府門真市大字門真1006番地 松下電子工業株式会社内

⑩発 明 者

個代 理 人

柁 谷

敦 宏

大阪府門真市大字門真1006番地 松下電子工業株式会社内

勿出 願 人 松下電子工業株式会社

弁理士 森本 義弘

大阪府門真市大字門真1006番地

明

1. 発明の名称

MOS型半導体装置の製造方法

- 2. 特許請求の範囲
  - 1. MOS型半導体装置のポリシリコン膜から なるゲート電極の表面部を耐酸化性被膜で覆 った後、熱酸化を行うMOS型半導体装置の 製造方法。
- ~ 2. ゲート電極の表面部を耐酸化性被膜で覆う 工程として、ポリシリコン閖上に耐酸化性被 膜を成長させる工程と、前記耐酸化性被膜お よびポリシリコン膜を所定のゲート電棒パタ ーンに形成する工程と、前記耐酸化性被膜上 にさらに耐酸化性被膜を形成したのち上記耐 酸化性被膜を所望形状にエッチングする工程 とを備えた請求項1記載のMOS型半導体装 置の製造方法。
- 3. 発明の詳報な説明

産業上の利用分野

本発明は、MOS型半導体装置の製造方法に関

するものである。

### 従来の技術

近年、低消費電力の要求からMOS型半導体装 置が多く利用されるようになってきた。一方、集 積回路の集積度が増加するにつれて半導体装置の 寸法を小さくすることが求められているが、MO S型半導体装置のゲート長を短かくしていくと、 いわゆるショートチャンネル効果が生じ、半導体 装置のしきい値電圧が著しく低下することが知ら れており、ゲート電極の寸法制御が重要となって きている。

以下に従来のMOS型半導体装置の製造方法に ついて説明する。 第2図(a),(b) は従来のMOS 型半導体装置の製造方法の一部分の工程断面図で あり、11はシリコン基板、12は素子分離領域、13 は拡散層、14はゲート酸化膜、15はポリシリコン 膜、17はレジスト膜、18は酸化されたポリシリコ ン膜である。

まず、シリコン基板11に展知の技術にて厚い酸 化膜の素子分賦 領域 12を形成する。次にシリコン

基板11の中にイオン注入を行い、しきい値電圧を 設定する拡散層13を形成する。この後、ゲート酸 化脱14を成長させ、その上にゲート電極となるポ リシリコン膜 15を成長させる。ついで、ポリシリ コン膜 15にリンを高融度に気相拡散し低抵抗膜と する。さらに、リンガラス化したポリシリコン膜 を選択除去後、光露光技術、電子ピーム露光技術、 X 線 露 光 技 術 、 あ る い は イ オ ン ピ ー ム 露 光 技 術 を 用いてレジスト膜 17を所望のレジストパターンに 形成し、このレジストパターンをマスクとして、 ポリシリコン膜15をドライエッチにより選択除去 レゲート間板とする。このときの状態は第2図 (a) に示される。次に、レジスト膜 17を除去し、 新2図(b) に示すように、素子分離領域12のエッ ジ部の段差部などで除去しきれなかったポリシリ コン数15のエッチ残渣がポリシリコン同層間の電 気的短格の原囚とならぬように、熱酸化法を用い てポリシリコン膜15のエッチ残渣を酸化し、絶縁 物とする。このとき同時にポリシリコンからなる ゲート電極の側壁および表面も酸化される。さら

に、このときに被化がゲート電極部のゲート酸化 既14へ優食し、ポリシリコン膜15が持ち上げられ て、ゲート電極の両端19でゲート酸化膜厚が増加 するゲートパーズピークと呼ばれる形状となり実 効的なチャンネル長の減少が発生することがある。 森明が解決しようとする課題

本発明は上記した従来の問題点を解決するものでMOS型半導体装置のゲート電極の寸法を変えることなく、ポリシリコンのエッチ残渣を酸化することのできるMOS型半導体装置の製造方法を提供することを目的とするものである。

#### 護頭を解決するための手段

上記問題点を解決するため、本発明のMOS型半導体装置の製造方法は、ポリシリコン膜の酸化工程前に、耐酸化性被膜でポリシリコン膜からなるゲート電極の表面部を覆う処理を施すものである。

さらに、本発明は、ゲート電極の表面部を耐砂 化性被膜で限う工程として、ポリシリコン膜を耐配性 被膜を成長させる工程と、前記耐酸化性 被膜およびポリシリコン膜を所定のゲートを をからに耐酸化性を膜を形成したのち上記耐酸化性 被膜を所望形状にエッチングする工程を構えたも のである。

作用

上記桐成によれば、ポリシリコンからなるゲート電極の表面都を耐酸化性被膜で覆うことで、ゲート電極の表面部が酸化されず、ゲート寸法が酸化により減少することなく、ポリシリコン膜のエッチ残渣を酸化することができる。

#### 実施例

以下本発明の一実施例について図面を参照しながら説明する。

第1図(a) ~(d) は、本発明の一実施例におけるMOS型半導体装置の製造方法の一部分の工程 断面図を示す。第1図において、1はシリコン基 板、2は素子分離領域、3は拡散層、4はゲート 酸化膜、5はポリシリコン膜、6は耐酸化性被膜、 としての窒化シリコン膜7はレジスト膜である。

まず、シリコン基板1に既知の技術にて厚い砂化膜の素子分離領域2を形成する。次に、シリコン基板1の中にイオン注入を行い、しきい値電圧を設定する拡散圏3を形成する。この後、ゲート酸化膜4を成長させ、その上にゲート電極となるボリシリコン膜5を成長させる。ついで、ボリシ

リコン競5にリンを高濃度に気相拡放し低抵抗膜 とする。ついで、リンガラス化したポリシリコン 膜を選択除去した後、窒化シリコン膜6を周知の CVD法にて厚さ 0.1μmに成長させる。さらに、 光露光技術、電子ピーム露光技術、X線露光技術、 あるいはイオンピーム露光技術を用いてレジスト 脱7を所望のレジストパターンに形成し、このレ ジストパターンをマスクとして、窒化シリコン膜 6とポリシリコン膜5をそれぞれドライエッチに より選択除去しゲート電極パターンとする。この とぎの状態は第1図(a) に示される。次に、レジ スト膜7を除去し新1図(b) に示すように、CV D 法により窒化シリコン膜 6 を厚さ 0.1μmに成 艮させる。次に、第1図(c) に示すように、窒化 シリコン膜6を異方性エッチングし、ポリシリコ ン説5からなるゲート電極の上面部および餌塑部 に窒化シリコン酸 G を残す。さらに、第1図 (d) において、素子分離領域2のエッジ部の段差部な どで除去しきれなかったポリシリコン膜5のエッ チ残渣がポリシリコン同層間の電気的短格の原因

ることができる。 なお、本実施例では、ポリシリコン膜からなる ゲート電極の表面部を覆う耐酸化性被膜として、 窒化シリコンを用いたが、炭化シリコン、酸化ア ルミ等の耐酸化性を有する被膜であれば有効であ

ることは言うまでもない。

とならぬように、熱酸化法を用いてポリシリコン

膜 5 のエッチ 残 資 を 酸 化 し 、 絶 稼 物 と す る 。 以 降 は 公 知 の 技 柄 に て 、 M O S 型 半 導 体 装 置 を 形 成 す

このように本実施例によれば、ポリシリコンからなるゲート電極の表面都および側壁部を耐酸化性を限で限うことで、ゲート電極の表面部が酸化されず、MOS型半導体装置のゲートに乗り、電極の形式となることがないので、ゲート長がは少するようなことはなく、エッチ残渣を酸化して絶縁物とすることができる。

#### 発明の効果

以上本発明のMOS型半導体装置の製造方法に よれば、ポリシリコン説からなるゲート電権の表

面部を酸化することなく、ポリシリコン膜のエッチ残渣を酸化することができ、ゲート電極の電気抵抗値が変わらない製造方法を提供することができ、特に、高集積度回路の超微相半導体装置の形成などにおいて優れている。


#### 4. 図面の簡単な説明


第1図(a) ~(d) は本発明の一実施例におけるMOS型半導体装置の製造方法の工程を説明する断面図、第2図(a)(b)は従来のMOS型半導体装置の製造方法の工程を説明する断面図である。


1 … シリコン基板、2 … 素子分離領域、3 … 拡 放暦、4 … ゲート酸化膜、5 … ポリシリコン膜、 6 … 窒化シリコン膜(耐酸化性被膜)、7 … レジ スト膜。

代理人 森 本 载 弘










# 第2図






1…シリコン基板 2… 素子分離領域


3--拡散層 4... かい酸化膜

5…ポリシリコン膜

6… 電化3902膜 (耐熱化性補膜)

・7… レジスト膜





PAT-NO:

JP401258471A

DOCUMENT-IDENTIFIER: JP 01258471 A

TITLE:

MANUFACTURE OF MOS TYPE SEMICONDUCTOR DEVICE

**PUBN-DATE**:

October 16, 1989

**INVENTOR-INFORMATION:** 

NAME

KISHIMOTO, MIKIO

KAJITANI, ATSUHIRO

**ASSIGNEE-INFORMATION:** 

**NAME** 

**COUNTRY** 

MATSUSHITA ELECTRON CORP

N/A

APPL-NO:

JP63086899

APPL-DATE:

April 8, 1988

INT-CL (IPC): H01L029/78

US-CL-CURRENT: 438/400, 438/763, 438/FOR.221

## ABSTRACT:

PURPOSE: To enable an etching residue of a polysilicon to be oxidized without making the surface of a gate electrode formed of a polysilicon film oxidized by a method wherein a treatment, where the surface of the gate electrode is covered with an oxidation resistant coating, is performed before an oxidizing process of the polisilicon film is executed.

CONSTITUTION: An element isolating region 2 of a thick polysilicon film is formed on a silicon substrate 1, and a diffusion layer 3 is formed through an

ion implantation. Then, a gate oxide film 4, a polysilicon film 5, a silicon nitride film 6, and a resist film 7 are formed. The silicon nitride film 6 and the polysilicon film 5 are selectively removed to form a gate electrode pattern. Next, the resist film 7 is removed and the silicon nitride film 6 is made to grow, which is subjected to an anisotropic etching so as to leave the silicon nitride film 6 on the upper face and the side wall of a gate electrode formed of the polysilicon film 5 unremoved. Next, an etching residue of the polysilicon film 5 on the step of a ridge or the like of the element isolating region 2 left unremoved after the etching is made to be an insulator by oxidizing through a thermal oxidation method so as to prevent the residue from causing a short circuit between the polysilicon layers.

COPYRIGHT: (C)1989,JPO&Japio